智通 财经 APP获悉，英特尔(INTC.US)对外公布了多项新技术，据称可以在未来十年帮助英特尔芯片不断缩小尺寸、提升性能，其中的一些技术准备将不同芯片进行堆叠处理。
据悉，12月12日，英特尔在IEEE 国际电子设备会议(IEDM) 上通过多篇研究论文公布了三种新技术，从量子物理突破、新封装和晶体管技术三个方向来延续摩尔定律。
其中，英特尔新型3D堆叠、多芯片封装技术Foveros Direct 可以让上下芯片之间的连接点密度提升10倍、而且每个连接点的间距小于10微米。全新的封装方式可以将 NMOS 和 PMOS 堆叠在一起，紧密互联，从而在空间上提高芯片的晶体管密度;这种方式能在不缩小制程的情况下，将晶体管密度提升30%至50%，使摩尔定律重新生效。
过去几年，在制造更小、更快速的芯片方面，英特尔输给了台积电(TSM.US)和三星电子两大对手;如今，英特尔正在千方百计重新赢得芯片制造领域的领导者地位。
此前，Pat Gelsinger担任英特尔信任首席执行官之后，推出一系列在2025年重新赢得优势地位的商业发展规划。而这一次该公司技术团队推出了一系列“技术性武器”，或将帮助英特尔在2025年后一直保持技术优势。
英特尔“组件研究集团”总监兼高级工程师Paul Fischer表示，通过把半导体零组件一个堆叠在另外一个身上，英特尔技术团队可节省芯片空间，“我们正减少芯片内部连接通道的长度，从而节省能耗，这样不仅提高芯片成本效益，更能增强芯片性能。”
据悉，12月12日，英特尔在IEEE 国际电子设备会议(IEDM) 上通过多篇研究论文公布了三种新技术，从量子物理突破、新封装和晶体管技术三个方向来延续摩尔定律。
其中，英特尔新型3D堆叠、多芯片封装技术Foveros Direct 可以让上下芯片之间的连接点密度提升10倍、而且每个连接点的间距小于10微米。全新的封装方式可以将 NMOS 和 PMOS 堆叠在一起，紧密互联，从而在空间上提高芯片的晶体管密度;这种方式能在不缩小制程的情况下，将晶体管密度提升30%至50%，使摩尔定律重新生效。
过去几年，在制造更小、更快速的芯片方面，英特尔输给了台积电(TSM.US)和三星电子两大对手;如今，英特尔正在千方百计重新赢得芯片制造领域的领导者地位。
此前，Pat Gelsinger担任英特尔信任首席执行官之后，推出一系列在2025年重新赢得优势地位的商业发展规划。而这一次该公司技术团队推出了一系列“技术性武器”，或将帮助英特尔在2025年后一直保持技术优势。
英特尔“组件研究集团”总监兼高级工程师Paul Fischer表示，通过把半导体零组件一个堆叠在另外一个身上，英特尔技术团队可节省芯片空间，“我们正减少芯片内部连接通道的长度，从而节省能耗，这样不仅提高芯片成本效益，更能增强芯片性能。”